求助：基于FPGA的通信系统中调制解调设计与实现

首先你得有FPGA板子。然后选择语言，建议verilog。接着设计架构。不考虑任何滤波、增益，输入输出信号全部理想。采用键控方案。比如你的传输数据为1010，用这个数字序列控制信号产生器，例如ask当数据为1的时候，输出正弦波，为0的时候，输出零电平，如此反复。

ask解调，检测到是零电平的时候是0，检测到非零电平的时候是1。简单吧！其他类推。给自己一点信心，不难。