回复：Intel 开始研发独立显卡

Xe HPC 架构的基础也是Xe核心(Xe Core)，但因为面向的是计算而非图形，内部结构有所不同，包括8个512-bit矢量引擎、8个4096-bit矩阵引擎，数量对比Xe HPG都减半，但位宽分别翻了一倍、两倍，算力更凶猛。
矢量引擎每时钟周期可执行256个FP32、256个FP64、512个FP16等数据操作，矩阵引擎则每时钟周期支持2048个FP32、4096个FP64、4096个BF16、8192个INT8。
与矢量引擎、矩阵引擎搭档的，是一个更宽的宽加载/存储单元，每个时钟周期取回512字节数据。每个Xe核心集成512KB一级数据缓存，又称共享内部显存。

Xe核心的上一层级也叫做“切片”(Slice)，但不同于Xe HPG上的渲染器切片(Slice)。
Xe HPC每个切片集成多达16个Xe核心，四倍于Xe HPG渲染切片的规模，同时还有8MB一级缓存、16个光追单元、一个硬件上下文(Hardware Context)单元，其中光追支持光线遍历、边界框相交、三角形相交，提供固定函数计算。

切片的上一级则是“堆栈”(Stack)，至此才算一个完整的GPU。
一个堆栈包含4个切片，因此总计64个Xe核心、64个光追单元、4个硬件上下文。
同时，堆栈内还有大规模二级缓存、4个HBM2e内存控制器、1个媒体引擎、8个Xe链路，以及拷贝引擎、PCle控制器。

Xe HPC架构是可以轻松扩展的，支持多堆栈设计，属于业内首创，依靠的是EMIB封装和堆栈间互连通道，可保持堆栈之间的内存一致性。比如：双堆栈，整体规模直接翻番。

不同的Xe HPC GPU之间通过Xe链路互连，支持最多8颗并行，算力直接暴力乘以8。

Ponte Vecchio 是基于Xe HPC架构的首款产品。
Ponte Vecchio是个庞然大物，集成晶体管数量突破1000亿个，使用5种不同的制造工艺，在内部封装了多达47个不同的单元(Tile)，包括计算单元、Rambo缓存单元、Foveros封装单元、基础单元、HBM单元、Xe链路单元、EMIB单元 等等。

其计算单元采用台积电N5 5nm工艺，每个集成8个Xe核心、4MB一级缓存，Foveros封装凸点间距36微米。
其基础单元采用Intel 7工艺、Foveros封装，面积达640平方毫米，集成了多达144MB二级缓存。
其链路单元是台积电N7 7nm工艺制造，每个单元有8条，实现了最高90G Serdes，可以满足“极光”（Aurora）这样百亿亿次级级超级计算机的需求。

Ponte Vecchio 目前处于A0版本阶段(一般到A1就投入量产)，成功运行了数百个工作负载，实测FP32吞吐性能超过45TFlops，Memory Fabric缓存带宽超过5TB/s，互连带宽超过2TB/s。

Ponte Vecchio 将有多种产品形态，最基本的单芯片做成OAM模块，集成到一个载体基板上。四芯并联组成一个子系统。再搭配双路的下一代Sapphire Rapids至强处理器，就是一个超算节点，将用于“极光”超算。

Intel 的 XeSS 超采样技术 的实现流程，有些类似NVIDIA DLSS 2.x版本，使用深度学习来合成非常接近原生高分辨率渲染质量的图像，结合空间数据(相邻像素)、时间数据(前一帧运动矢量)，然后反馈给预先训练的神经网络，重建子像素细节，对帧画面进行缩放优化。

XeSS 有两种实现途径，一是基于Xe HPG架构新增的XMX矩阵引擎，或者叫矩阵数学单元，它们是专门用来处理矩阵、张量操作的，每个每时钟周期可处理1024位，可以是64个FP16操作，也可以是128个INT8操作。
另一种则不依赖特定硬件，而是使用DP4a指令(4元素矢量点积)，Intel、AMD、NVIDIA基本所有的GPU都支持它，包括集成显卡，因此在竞品平台上也能用。
当然，这种软性操作的画面质量肯定不如基于XMX硬件的，但官方称依然明显强于传统缩放算法。

官方称，得益于升级的AI 辅助放大功能，最高还可以将性能提高2倍之多。

2021 架构日活动期间，英特尔披露了 Xe HPC“Ponte Vecchio” 加速卡的诸多技术细节，并且分享了基于 A0 原型的一些初步性能数据。
通过简单的数学计算，TechPowerUp 推测原型卡的运行频率在 1.37GHz 左右。但在 Sapphire Rapids 至强处理器平台上，单个 Ponte Vecchio OAM（双堆栈 MCM）还是实现了至少 45 TFLOPs 的 FP32 吞吐量。

“A0” 版本应该是从代工厂流片回来的 Ponte Vecchio 原型，且英特尔内部应该正在通过严格的 NDA 协议，来下发给 ISV 与行业合作伙伴。

参考英特尔在演示文稿中提到的数据，OAM 封装的每时钟周期 FP32 吞吐量为 32768 ops，且单个封装中的两个堆栈相当于 128 个 Xe 核心。