AMD Zen 3 架构处理器将于2020年登场

继续
那么
传说的单核四线程会来否？
IPC和频率还能拉高多少？
内存标配双通道DDR4-4500/四通道DDR-4800?

AIDA64 数据库里出现了这么两行代码：

“Vermeer” 是明年的第四代锐龙4000系列桌面处理器，7nm+工艺，Zen 3架构，AM4接口。
“Genesis” 则是第四代线程撕裂者，必然同步上7nm+、Zen 3，接口也有望继续保持TR4。

在8月7日的EPYC二代发布会上，苏姿丰表示7nm EUV工艺 Zen3 架构的 Milan 处理器已经完成架构设计（Design Complete）。

据最新曝料，AMD Milan 内部将集成最多15个Die，比现在多出来6个。
其中一个肯定还是 IO Die，但剩下的14个不可能全是CPU，因为八通道DDR4内存的带宽只能支持最多10个CPU Die(最多80个核心)，这就意味着最多8个或者10个CPU Die。
剩下的6个或4个Die会是什么呢？估计可能是HBM高带宽显存，通过中介层 (Interposer) 与CPU Die 直接互连，提供远胜于DDR4内存的高带宽、低延迟，彻底消除瓶颈。
这样的话，Milan 的配置可能会是10+4+1或者8+6+1。

外媒 Hardwareluxx 推测，使用Zen 3架构的 Milan 服务器处理器有机会用上4线程SMT。
IBM 的 Power处理器多年前就支持四线程，甚至是八线程。

在HPC-AI 会议上，AMD在PPT中进一步前瞻了Zen 3 架构的EPYC 处理器。
基于Zen 3 的EPYC代号“Milan（米兰）”，采用台积电第二代7nm工艺打造，最高64核，支持DDR4内存，插座接口延续SP3，和前两代保持兼容，功耗依旧维持在120~225W。当然在保持功耗不变的情况下，意味着整体性能也会随之水涨船高。推出时间是2020年。

AMD 强调，7nm+ 的 Milan 相较于 Intel 10nm（Ice Lake-SP Xeon处理器）的效能更优秀。

至于底层架构，AMD仅仅透露，不同于Zen 2每组CCX共享16MB三缓，Zen 3为全核提供32MB共享三缓。

传言，与Zen 2相比，AMD的Zen 3架构IPC改善了8％以上；与Zen 2相比，AMD Zen 3的时钟速度提高约200MHz。

明年问世的600系芯片组，将搭配AMD 7nm+工艺锐龙4000处理器，预计芯片组会由祥硕接手，这应该是最后一代AM4平台的芯片组了。

有爆料称Zen3的 IPC性能提升平均高达17%，其中整数只有10-12%，但浮点改进比较大，提升高达50%，整数、浮点混合运算差不多就是17%的提升。
同时频率也提升了100-200MHz或者更多，算一下性能增幅还是很可观的。

Zen3 会用上台积电的7nm+（N7P）工艺。台积电表示7nm+EUV工艺的核心面积会减少10-20%，同性能下功耗降低10%。这意味着同样的TDP下，AMD依然有可能提升Zen3 处理器的频率。之前的爆料也显示Zen3的频率能够提升100-300MHz，如果是300MHz的话，那么加速频率摸到5GHz 还是有希望的。

在FPO专利查询网站上，有人发现了AMD最近申请的14篇专利，大部分都涉及处理器的内存、延迟及缓存等，有分析认为这些专利就是Zen3研发中搞定的，其改进重点依然是内存、缓存系统，尤其是延迟。