此处是bin-BCD转码器的输入：000110101，输出53，可知结果正确。

此处是乘法器的输出 255 x 255 = 65025 = 1111 1000 0000 0001 可知结果正确

牛牛牛

思路的话，简单来讲
bin-BCD转码器 就是通过double-dabble算法，把参数量巨大的组合逻辑改为可堆叠的时序逻辑，当然此处的时序逻辑非常简单，可以理解为带置数功能的移位寄存器。此处算法就是 满五加三再移位。
乘法器基本原理上就是移位加法，模块搭建上采用的是锦标赛算法，通俗来讲就是空间换时间，使用更多的器件保存中间结果。在此处的表现就是所有中间结果都要通过两两相加来得到，而不是逐级相加，最终时间复杂度是O(log2N)。

再讲讲堆叠性，这玩意的本质类似线性系统。就比如说加法器，这玩意直接copy+paste完全没问题，在运算时每个位都是被一视同仁的，且高位输入不影响低位输出，所以它可以无脑堆叠。
译码器就要稍微麻烦一些，你需要一个使能端，这个不再赘述了。
至于乘法器的线性性质就不那么好了，它只在乘数每一位与被乘数参与运算时表现出线性行为，因此完整的模块就不好参与堆叠了，不像3-8译码器可以简单地接成4-16译码器。当然如果使用串行实现的话就可以随便堆了，无非是多造几个寄存器保存结果，缺点就是慢。
bin-bcd转码器的线性性质简直是灾难，2转10算法包含乘方运算，如果是组合逻辑电路，封装好的模块基本就告别位扩展了。改用串行实现可以拥有很好的堆叠性，这是double-dabble算法最大的优势之一。

厉害的（数电才刚学，而且我也不会布线[不整红石]）

大家不太爱看数电基础啊，虽然我得承认的确是各种飞行器 活塞门 大炮啥的更帅啦（（ 不过那些玩意小时候反正是没造明白，现在学的知识只有数电能够飞速移植到mc里，我估计近期是没法玩明白那些东西了。