首先，此贴可能会是CUDIMM出来之前最后一个分析贴，此贴的相关论点所涉及到的东西是任何所谓的PPT和小道消息搬运不来的，所以可能会超出很多人的认知和观点，当然你们认为是臆识也好，还是民科笑料也罢，最后都交由时间去验证，不与争论。
对于X870与USB4（协议）之间的那些事，应该从全吧来说，应该还从未有人涉及相关的讨论，所以对于你们有任何的质疑都是合理的，毕竟这东西涉及到的东西很多，从服务器端到桌面端，从协议与协议直接的通信与互联等。
要讲X870与USB4之间的关系，就必须先从去服务器端入手，从架构入手。
简单作一个对比：
EYPC（CXL总线协议）----RDIMM------主板（CPU直出PCIE通道）
ZEN5（AXI4总线协议）----CUDIMM-----主板（CPU直出PCIE通道）
这是一张EPYC的soc platform overview图，可以看到两个关键性的节点,直出PCIE和SerDes以及CXL协议。特别要讲一讲SerDes这个东西，这是实现与内存建立通信的关键所在。

SerDes全称叫SERializer(串行器)/DESerializer(解串器)，这种主流的高速的时分多路复用(TDM)点对点的串行通信技术可以充分利用通信的信道容量，提升通信速度。
Serdes具有以下优点:
1.减少布线冲突(非独立时钟嵌入在数据流中，解决了限制数据传输速率的Sinal时钟的Jilter时钟抖动题):带宽高
2.引脚数目少 :
3.抗噪声、抗干扰能力强(差分传输)
4.降低开关噪声:
5.扩展能力强;
6.更低的功耗和封装成本;
Serdes结构
其结构主要包括以下几个部分:
时钟恢复模块(Cock Recovery Module) 时钟恢复模块的作用是从接收到的串行数据中提取时钟信号，以便后续电路正确解析收到的数据。时钟恢复模块通常采用 PLL、DLL等技术实现。
数据编解码模块(Data Encoding and Decoding Module)
串行器(Serializer)
解串器(Deseraizer)包括数据解码、时钟恢复、数据缓存和对齐等部分，可以实现高速、稳定的数据传输。
时钟校正(ClockCorecion)在高速串行通信中，由于发送端和接收端时钟的不完全同步，数据可能会出现位移和抖动，导致误码率增加。为了解决这个问题，可以采用Clock Correction技术，该技术会利用特定的算法来对接收端的时钟进行校正，以使其与发送端的时钟同步，
从而能够更准确地接收数据。
通道捆合(Channel Bonding)是一种将多个物理通道绑定在一起，形成一个逻辑通道的技术。在SerDes(串行器/解串器)中，它可以通过将多个高速串行通道捆绑在起、实现更高带宽的传输。
锁相环 PLL
PLL重要应用：数据时钟恢复(Clock Data Recovery,CDR),去除时钟偏移;
使用PLL去除时钟偏移
在SoC中，时钟树被用于将时钟信号分配给物理上分布在芯片各个区域的触发器。在时钟树的通路上，分布着带有延迟的驱动器。由于时钟分布路径上存在延迟，叶节点上的时钟与根节点上的时钟相比，存在相移(相位滞后)。此时，可以使用PLL消除叶节点上时钟的相移
使之和根节点上的时钟相位对准，如图所示。

CUDIMM因为是下放的产物加入了一个CKD（时钟驱动器），即使用CKD模式(单PLL或双PLL)。这样CUDIM才能通过PCIE通道与CPU之间建立起链接进行通信。

由于EYPC服务器端PCIE通道足够多，同时EYPC主板并没有USB4接口的需求，所以在EYPC上是PCIE通道直出，并不需要直出到USB4；
但是在桌面端，受限于PCIE通道总数量的限制，同时又有USB4接口的需求，所以单直出PCIE通道作为CPU与内存之间的链接通道显然是浪费的，但是正是由于USB4协议支持多协议，，即支持USB、又支持PCIE和DP，并能够根据实际需求动态分配带宽，所以在X870上巧妙的实现了通过直出pCIE通道给USB4，通过USB4协议即实现了USB4接口的需求，又满足了CPU与内存之间的链接通道的需求，所以这就是CUDIMM与USB4之间的那些事。